SOC高级设计工程师

工作职责：
è´Ÿè´£SOC芯片çšå‰ç«¯è®¾è®¡ä»¥åŠç«¯åˆ°ç«¯çšå…¨æµç¨‹æ¯æŒå·¥ä½œï¼Œä¸šåŠ¡èŒƒå›´åŒ…括CPU子系统/DDR子系统/片上总çº/高速接口子系统/安全子系统/低速接口子系统/Debug/SC/CRGç­‰
1）负责SOC顶å±æˆ–子模块çšè®¾è®¡å·¥ä½œï¼Œæ¹æ®éœ€æ±åˆ¶å®šåæ¨¡å—çšè®¾è®¡è§æ¼åŒè¯¦ç»†è®¾è®¡æ–¹æ¡ˆï¼Œ
2）完成RTL代çä»¥åŠè´¨é‡æ£€æŸ¥ï¼ˆlint, CDC，é¢ç»¼åˆç­‰ï¼‰é¢ç»¼åˆ
3）è¾å‡ºtiming spec
4）完成模块及EDA验证，并协助验证工程师完成顶å±æˆ–åå­æ¨¡å—çšéªŒè¯ï¼Œ
5）协助后端工程师完成时序æ¶æ•›
6）跟踪åŒç究åä¸ªé¢†åŸŸçšæŠ€æœ¯è›å±•åŠä¸šç•Œæ–°æŠ€æœ¯

职位要æ±
1） å¾®çµå­ã€é€šä¡åŠè®¡ç®—机等相关ä¸ä¸šæœ¬ç§åŠä»¥ä¸Šå­¦åŽ†ï¼›
2） 熟练掌握Verilog语言并具备扎实çšcoding能力
3） 熟练掌握SOCçšè®¾è®¡æµç¨‹ï¼Œå¹¶ç†Ÿæ‰Synopsys/Cadence/Mentor等公司çšEDA工具
4） 熟æ‰æŸä¸€ä¸ªæˆ–多个领域çšæŠ€æœ¯è›å±•ï¼ŒåŒ…括技术æ¼è›ï¼ŒæŽŒæ¡ä¸šç•Œæ‡å‡†ç­‰
5） 熟æ‰SoC架æžåŒé¡¶å±æŽ¥å£ï¼Œæœ‰é«˜æ€§èƒ½æˆ–å…ˆè›å·¥è‰ºSoC设计经验者优先；
6） 有CPU/DDR/UFS/MIPI CPHY/PCIe/安全/低功耗/总çº/æ—¶éŸ/IO设计经验者优先；
7） 具有良好çšå›¢é˜Ÿåˆä½œç²¾ç¥žï¼Œèƒ½ç‹¬ç«‹æ€è€ƒåŒè§£å†³é—®é¢˜ï¼Œæœ‰è´£ä»»åƒåŒä¸Šè›åƒ