SOC设计工程师

参与/è´Ÿè´£SOC芯片的前端设计以及端到端的全流程支持工作，业务范围包括CPU子系统/DDR子系统/片上总çº/高速接口子系统/安全子系统/低速接口子系统/Debug/SC/CRG等。 1）负责SOC顶层或子模块的设计工作，根据需求制定各模块的设计规格和详细设计方案； 2）完成RTL代码以及质量检查（lint, CDC，预综合等）预综合； 3ï¼‰è¾ å‡ºtiming specï¼› 4）完成模块及EDA验证，并协助验证工程师完成顶层或各子模块的验证； 5）协助后端工程师完成时序收敛； 6）跟踪和研究各个领域的技术è›å±•åŠä¸šç•Œæ–°æŠ€æœ¯ã€‚ 1） 微电子、通ä¡åŠè®¡ç®—æœºç­‰ç›¸å…³ä¸ ä¸šæœ¬ç§‘åŠä»¥ä¸Šå­¦åŽ†ï¼› 2） 熟练掌握Verilog语言并具备扎实的coding能力； 3） 熟练掌握SOC的设计流程，并熟悉Synopsys/Cadence/Mentor等公司的EDA工具； 4） 熟悉某一个或多个领域的技术è›å±•ï¼ŒåŒ…括技术演è›ï¼ŒæŽŒæ¡ä¸šç•Œæ ‡å‡†ç­‰ï¼› 5） 熟悉SoC架构和顶层接口，有高性能或先è›å·¥è‰ºSoC设计经验者优先； 6） 有CPU/DDR/UFS/MIPI/CPHY/PCIe/安全/低功耗/总çº/时钟/IO任一设计经验者优先； 7） 具有良好的团队合作精神，能独立思考和解决问题，有责任åƒå’Œä¸Šè›åƒã€‚