DFT Engineer
DFT Engineer
Adecco Group2-5 Years
- Posted 23 hours ago
- Be among the first 10 applicants
Job Description
【Client Description】
國際科技大廠
【Candidate Profile】
國際科技大廠
【Candidate Profile】
- 2–3 年以上 DFT 相關經驗
- 熟悉 Scan、ATPG、MBIST 與 Scan Compression
- 熟悉 Tessent / TestMAX / Modus 等 DFT 工具至少一項
- 具 Verilog / SystemVerilog 經驗
- 熟悉 VCS / Verdi 等 simulation / debug 工具
- JTAG(IEEE 1687)(加分項)
- Low-power / Power-aware ATPG (加分項)
- ATE Diagnosis / Yield Analysis (加分項)
- Post-silicon Bring-up / Validation (加分項)
- HBM / High-speed I/O Test 經驗 (加分項)
- 負責 ASIC/SoC 的 DFT 架構規劃、導入與驗證
- 執行 Scan Chain、Scan Compression、MBIST 等 DFT implementation
- 負責 ATPG pattern 產生、模擬與 debug,涵蓋 Stuck-at / Transition / At-Speed
- 進行 Gate-level simulation、Timing simulation 及 DFT flow debug
- 針對 Test Mode 進行 Low-power / Power-aware 檢查
- 使用 Tcl / Script 進行 DFT flow 自動化與開發
More Info
Key Skills
About Company
Skills:
C, Perl, Vcs, Python, Verdi, Gate-level design tracing, Dft, RTL